Sistemi per la progettazione automatica - Teoria (2007/2008)

Corso a esaurimento

Codice insegnamento
4S00052
Docente
Tiziano Villa
crediti
4
Settore disciplinare
ING-INF/05 - SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI
Lingua di erogazione
Italiano
Sede
VERONA
Periodo
2° Q dal 10-gen-2008 al 12-mar-2008.

Per visualizzare la struttura dell'insegnamento a cui questo modulo appartiene, consultare * organizzazione dell'insegnamento

Orario lezioni

2° Q
Giorno Ora Tipo Luogo Note
giovedì 14.30 - 16.30 lezione Aula D  
venerdì 14.30 - 16.30 lezione Aula E  

Obiettivi formativi

Il corso presenta le tecniche più innovative nel campo della progettazione automatica di sistemi digitali. I concetti di base della progettazione di componenti digitali presentati nel corso di Architettura degli Elaboratori e, in parte, nel corso di Sistemi di Elaborazione dell'Informazione, sono estesi ed applicati in questo corso al mondo reale della progettazione digitale. Il flusso di progettazione proposto si basa sull'utilizzo di linguaggi per la specifica di sistemi digitali che permettono di effettuare una verifica formale delle specifiche, sintesi automatica e gestione delle problematiche relative al collaudo. Di ogni tecnica presentata si descrivono i fondamenti teorici e le applicazioni pratiche che si esemplificano con l'utilizzo dei più moderni strumenti di progettazione automatica. La teoria del corso e' messa in pratica in un laboratorio che prevede la progettazione di un sistema digitale.

Programma

Argomenti tra i seguenti:
* Sintesi logica
o Tecniche di calcolo fondamentali
o Logica a due livelli
+ Minimizzazione esatta
+ Minimizzazione euristica - Espresso
o Logica a piu' valori
+ Minimizzazione della logica a piu' valori
o Logica a piu livelli
+ Tecniche algebriche
+ Tecniche Booleane
+ Applicazioni
* I linguaggi di descrizione dei circuiti digitali:
o Sintassi e semantica del VHDL
o Simulazione VHDL temporale
o Simulazione integrata VHDL e C
o Modelli basati su macchine a stati finiti estese
* Sintesi automatica di dispositivi digitali:
o Sintesi dal livello strutturale
o VHDL per la sintesi
o Sintesi comportamentale
+ Schedulazione
+ Allocazione
o Progettazione basata su piattaforme
o La cosimulazione HW/SW
* Collaudo (Testing):
o Difetti / guasti / errori
o Generazione del collaudo combinatorio
o Generazione del collaudo sequenziale
o Sintesi per la collaudabilità
o Tolleranza ai guasti
o Autocollaudo incorporato (Built-in self-test)
* Verifica formale di circuiti:
o Verifica di equivalenza
o Verifica di proprieta'
o Tecniche per la verifica:
+ Diagrammi di decisione binaria (BDD)
+ Soddisfacibilità Booleana (SAT)

Modalità d'esame

Le competenze teoriche sono verificate con una prova scritta che porta ad un voto compreso tra 16/30 e 30/30. Le attività di laboratorio mettono in grado lo studente di progettare un sistema digitale. Gli elaborati devono essere presentati entro la fine dell'anno accademico. La valutazione dell'elaborato porta ad un voto, compreso tra 1 e 4/30, che si somma al voto dello scritto.

Materiale didattico

Documenti