Data | Ciclo di seminari | |
---|---|---|
2009-02-25 12:00 25/02/09 |
Towards Correctness-Constrained Execution for Processor Designs
Orario:
h 12:00
Aula Verde
|
Relatore:
Valeria Bertacco
(University of Michigan)
|
Strada le Grazie 15
37134 Verona
Partita IVA01541040232
Codice Fiscale93009870234
© 2024 | Università degli studi di Verona
******** CSS e script comuni siti DOL - frase 9957 ********p>