Studiare

In questa sezione è possibile reperire le informazioni riguardanti l'organizzazione pratica del corso, lo svolgimento delle attività didattiche, le opportunità formative e i contatti utili durante tutto il percorso di studi, fino al conseguimento del titolo finale.

Calendario accademico

Il calendario accademico riporta le scadenze, gli adempimenti e i periodi rilevanti per la componente studentesca, personale docente e personale dell'Università. Sono inoltre indicate le festività e le chiusure ufficiali dell'Ateneo.
L’anno accademico inizia il 1° ottobre e termina il 30 settembre dell'anno successivo.

Calendario accademico

Calendario didattico

Il calendario didattico indica i periodi di svolgimento delle attività formative, di sessioni d'esami, di laurea e di chiusura per le festività.

Definizione dei periodi di lezione
Periodo Dal Al
I semestre 3-ott-2011 31-gen-2012
II semestre 1-mar-2012 15-giu-2012
Sessioni degli esami
Sessione Dal Al
Sessione straordinaria 1-feb-2012 29-feb-2012
Sessione estiva 18-giu-2012 31-lug-2012
Sessione autunnale 3-set-2012 28-set-2012
Sessioni di lauree
Sessione Dal Al
Sessione autunnale 19-ott-2011 19-ott-2011
Sessione straordinaria 13-dic-2011 13-dic-2011
Sessione invernale 21-mar-2012 21-mar-2012
Sessione estiva 16-lug-2012 16-lug-2012
Vacanze
Periodo Dal Al
Festa di Ognissanti 1-nov-2011 1-nov-2011
Festa dell'Immacolata Concezione 8-dic-2011 8-dic-2011
Vacanze Natalizie 22-dic-2011 6-gen-2012
Vacanze Pasquali 5-apr-2012 10-apr-2012
Festa della Liberazione 25-apr-2012 25-apr-2012
Festa del Lavoro 1-mag-2012 1-mag-2012
Festa del Patrono di Verona S. Zeno 21-mag-2012 21-mag-2012
Festa della Repubblica 2-giu-2012 2-giu-2012
Vacanze estive 8-ago-2012 15-ago-2012

Calendario esami

Gli appelli d'esame sono gestiti dalla Unità Operativa Segreteria Corsi di Studio Scienze e Ingegneria.
Per consultazione e iscrizione agli appelli d'esame visita il sistema ESSE3.
Per problemi inerenti allo smarrimento della password di accesso ai servizi on-line si prega di rivolgersi al supporto informatico della Scuola o al servizio recupero credenziali

Calendario esami

Per dubbi o domande leggi le risposte alle domande più frequenti F.A.Q. Iscrizione Esami

Docenti

B C D F G M P Q T V Z

Bicego Manuele

symbol email manuele.bicego@univr.it symbol phone-number +39 045 802 7072

Bonacina Maria Paola

symbol email mariapaola.bonacina@univr.it symbol phone-number +39 045 802 7046

Bresolin Davide

symbol email davide.bresolin@univr.it symbol phone-number +39 045 802 7908

Buffelli Mario Rosario

symbol email mario.buffelli@univr.it symbol phone-number +39 0458027268

Capaldi Stefano

symbol email stefano.capaldi@univr.it symbol phone-number +39 045 802 7907

Combi Carlo

symbol email carlo.combi@univr.it symbol phone-number +390458027985

Cristani Marco

symbol email marco.cristani@univr.it symbol phone-number +39 045 802 7841

Daffara Claudia

symbol email claudia.daffara@univr.it symbol phone-number +39 045 802 7942

Delledonne Massimo

symbol email massimo.delledonne@univr.it symbol phone-number 045 802 7962; Lab: 045 802 7058

Dell'Orco Daniele

symbol email daniele.dellorco@univr.it symbol phone-number +39 045 802 7637

Dominici Paola

symbol email paola.dominici@univr.it symbol phone-number 045 802 7966; Lab: 045 802 7956-7086

D'Onofrio Mariapina

symbol email mariapina.donofrio@univr.it symbol phone-number 045 802 7801

Drago Nicola

symbol email nicola.drago@univr.it symbol phone-number 045 802 7081

Farinelli Alessandro

symbol email alessandro.farinelli@univr.it symbol phone-number +39 045 802 7842

Fiorini Paolo

symbol email paolo.fiorini@univr.it symbol phone-number 045 802 7963

Franco Giuditta

symbol email giuditta.franco@univr.it symbol phone-number +39 045 802 7045

Giachetti Andrea

symbol email andrea.giachetti@univr.it symbol phone-number +39 045 8027998

Giorgetti Alejandro

symbol email alejandro.giorgetti@univr.it symbol phone-number 045 802 7982

Gregorio Enrico

symbol email Enrico.Gregorio@univr.it symbol phone-number 045 802 7937

Guerriero Massimo

symbol email massimo.guerriero@univr.it

Manca Vincenzo

symbol email vincenzo.manca@univr.it symbol phone-number 045 802 7981

Menegaz Gloria

symbol email gloria.menegaz@univr.it symbol phone-number +39 045 802 7024

Piccinelli Fabio

symbol email fabio.piccinelli@univr.it symbol phone-number +39 045 802 7097

Quaglia Davide

symbol email davide.quaglia@univr.it symbol phone-number +39 045 802 7811

Trabetti Elisabetta

symbol email elisabetta.trabetti@univr.it symbol phone-number 045/8027209

Vigano' Luca

symbol email luca.vigano@univr.it

Villa Tiziano

symbol email tiziano.villa@univr.it symbol phone-number +39 045 802 7034

Zorzan Simone

symbol email simone.zorzan@univr.it symbol phone-number +39 0458027644

Piano Didattico

Il piano didattico è l'elenco degli insegnamenti e delle altre attività formative che devono essere sostenute nel corso della propria carriera universitaria.
Selezionare il piano didattico in base all'anno accademico di iscrizione.

Attivato nell'A.A. 2012/2013
InsegnamentiCreditiTAFSSD
12
B
INF/01
12
C
BIO/10
6
C
BIO/18

Legenda | Tipo Attività Formativa (TAF)

TAF (Tipologia Attività Formativa) Tutti gli insegnamenti e le attività sono classificate in diversi tipi di attività formativa, indicati da una lettera.




S Stage e tirocini presso imprese, enti pubblici o privati, ordini professionali

Codice insegnamento

4S02717

Crediti

12

Coordinatore

Tiziano Villa

Lingua di erogazione

Italiano

Settore Scientifico Disciplinare (SSD)

ING-INF/05 - SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

L'insegnamento è organizzato come segue:

Teoria

Crediti

9

Periodo

I semestre

Laboratorio

Crediti

3

Periodo

II semestre

Obiettivi formativi

Modulo:
-------

Architettura dei calcolatori.
Il corso si propone di dare allo studente la conoscenza necessaria alla realizzazione in forma digitale di un algoritmo presentando le possibili alternative comprese tra l'utilizzo di un processore universale e la costruzione di un dispositivo digitale dedicato.
Queste conoscenze costituiscono i prerequisiti necessari alla comprensione dei meccanismi di funzionamento di un sistema informativo e del processo di traduzione di un programma da una sua descrizione ad alto livello sino a una realizzazione cablata o a codice macchina che esegue su un processore.

Sistemi operativi.
Lo scopo del corso e' di presentare l'organizzazione di un sistema operativo e le problematiche connesse di correttezza ed efficienza. Saranno trattati i seguenti argomenti:
definizione e storia dei sistemi operativi e di programmazione;
programmi di utilita', sottosistemi, sistemi a multiprogrammazione;
processi, comunicazione tra processi e sincronizzazione;
allocazione della memoria, segmentazione e impaginazione;
caricamento e collegamento, librerie;
allocazione delle risorse, schedulazione, valutazione delle prestazioni;
sistemi d'ingresso e uscita, dispositivi di memorizzazione, organizzazione degli archivi.

Programma

Modulo:
-------

Introduzione all'architettura degli elaboratori.
Realizzazione di funzioni logiche elementari con circuiti a interruttore e porte logiche CMOS.
Tipologie di circuiti: digitali e analogici; combinatori e sequenziali; sequenziali sincroni e asincroni.

Introduzione alla logica combinatoria.
Assiomi e teoremi dell'algebra di Boole.
Riscrittura di espressioni con le regole dell'algebra di Boole.

Forme normali congiuntive e disgiuntive.
Funzioni incompletamente specificate.
Ipercubi Booleani e mappe di Karnaugh.

Minimizzazione logica usando le mappe di Karnaugh.
Implicanti, primi ed essenziali.
Calcolo degl'implicanti primi di funzioni a una o piu' uscite.
Minimizzazione esatta con il metodo di Quine-McCluskey.

Ritardi nei circuiti combinatori e circuiti oscillatori.
Logica regolare e programmabile per circuiti combinatori.
Matrici logiche programmabili con piani AND e/o OR flessibili (PLA, PAL, ROM).
Selettori e deselettori.

Progettazione di circuiti combinatori dalla specifica in linguaggio naturale alla realizzazione in una tecnologia data.
Linguaggi di descrizione dei sistemi elettronici.

Aritmetica binaria con numeri negativi.
Condizioni di trabocco in complemento a due.

Addizionatori a propagazione di riporto, ad anticipo di riporto, a selezione di riporto.
Addizionatore binario modulo e segno e addizionatore di numeri in codifica BCD.
Sottrattore binario.
Unita' aritmetico-logica.

Introduzione alla logica a piu' livelli.
Conversione tra AND/OR, OR/AND e NAND, NOR.

Introduzione ai circuiti sequenziali.
Lucchetto ("latch").
Cella di memoria statica con coppia ad anello d'invertitori.
Cella di memoria SR con coppia di porte NOR (o NAND) incrociate.
Cella di memoria SR con segnale d'abilitazione.

Cella di memoria SR campionata in discesa mastro-servo ("master-slave").
Problema della memorizzazione degli uni spuri.
Bistabili ("flip-flop").
Bistabile D campionato in discesa mastro-servo.
Bistabile JK campionato in discesa mastro-servo.
Bistabile D campionato in discesa o salita.
Metodologie di temporarizzazione sincrona.
Metastabilita' e ingressi asincroni.

Registri di base. Registri a scorrimento. Contatori.
Analisi di registri a scorrimento e contatori dallo schema logico al grafo degli stati.
Sintesi di registri a scorrimento e contatori dal grafo degli stati allo schema logico.

Analisi e sintesi di macchine a stati finiti.
Macchine di Moore, Mealy, Mealy sincronizzate.
Trasformazione da macchine di Moore a macchine di Moore temporizzate.
Confronto tra macchine di Moore temporizzate e macchine di Mealy sincronizzate.

Minimizzazione degli stati di macchine a stati finiti.
Impatto della minimizzazione degli stati sulla minimizzazione logica.

Codifica degli stati di macchine a stati finiti.
Codifica degli stati basata sulle uscite.

Progettazione di circuiti sequenziali dalla specifica,
alla macchina a stati finiti, alla rappresentazione logica minimizzata.
Relazioni tra i percorsi critici e la frequenza/periodo di un circuito sequenziale.

Architettura di un processore.
Unita' di controllo e unita' esecutiva.
Ciclo di prelievo-decodifica-esecuzione di un'istruzione.
Tipi d'istruzioni. Registri fondamentali.

Protocollo a 4 fasi d'interazione con la memoria.
Interazione con le unita' d'ingresso-uscita.
Schemi d'interconnessione dell'unita' esecutiva.
Schematico di un'unita' esecutiva MIPS elementare che realizza un sottoinsieme minimale d'istruzioni macchina.

Cicli di esecuzione delle operazioni di somma tra registri,
lettura/scrittura da/a memoria, salto (macchina di Mealy sincrona).
Micro-operazioni per eseguire le istruzioni RTL e dipendenza dallo schema d'interconnessione.
Tempistica delle transizioni di stato e delle micro-operazioni (operazioni immediate e operazioni ritardate).

Realizzazione dell'unita' di controllo di Moore con una ROM o PLA.
Tempistica interfaccia memoria-registri.
Microprogrammazione orizzontale e verticale.

Macchine a stati finite estese.
Progettazione di processori dedicati: esempio del processore che realizza l'algoritmo di Euclide del Massimo Comun Divisore.


Introduzione ai sistemi operativi.
Cronistoria dei sistemi di calcolo e dei sistemi operativi:
- da ENIAC fino ai sistemi distribuiti fine anni 80;
- da Internet fine anni 80 fino alla nuvola e ai sistemi mobili odierni.

Funzioni del sistema operativo: l'esempio di protezione della memoria con traduzione degl'indirizzi e modalita' nucleo-utente.
Multiprogrammazione, concorrenza e spazi d'indirizzamento.

Processi e flussi esecutivi ("threads") come meccanismi di gestione della protezione della memoria e della concorrenza.
Stati di un processo, code degli stati di un processo, cambiamenti di stato.
Esempio di gestione con la pila ("stack") delle chiamate a procedura.

Chiamate principali di sistema per gestire la creazione, esecuzione, interruzione, commutazione di contesto, duplicazione ("fork") e confluenza ("join"), terminazione di flussi esecutivi ("threads").
Eventi interni ed esterni per l'interruzione volontaria o la prelazione.
Interruzioni.
Gestione dei flussi esecutivi in modalita' sistema operativo oppure utente.
Multiprogrammazione.

Introduzione alla concorrenza.
Gestione di servizi di rete con gruppi di flussi esecutivi di servizio ("threaded web server").
Programmazione di servizi di rete di tipo ATM con gestione ad eventi.
Analisi di un esempio paradigmatico di agenti concorrenti rispetto a una sezione critica.

Il problema dell'attesa attiva.
Definizione di sezioni critiche mediante la disabilitazione/riabilitazione delle interruzioni.
Disabilitazione delle interruzioni durante la sezione critica o durante l'acquisizione e rilascio dei lucchetti.
Istruzioni macchina atomiche per lettura-modifica-scrittura e loro uso per definire sezioni critiche.

I semafori. Il problema produttori-consumatori con i semafori.

I monitor.
Gestione di una coda infinita con i monitor.
Il problema dei lettori-scrittori con i monitor.
Confronto tra monitor e semafori.
Gestione di una lista con l'istruzione atomica compare-and-swap.

Contesa sulle risorse e stallo.
Algoritmo per rilevare lo stallo.
Algoritmo del banchiere per evitare uno stallo.

Schedulazione di processi.
Algoritmi FIFO, RR, minimo tempo di completamento senza e con prelazione, lotteria.
Schedulazione con piu' code di priorita'.
Valutazione degli algoritmi di schedulazione.

Gestione della memoria principale.
Schemi di traduzione degl'indirizzi da virtuali a fisici:
rilocazione, segmentazione semplice, multi-segmentazione, impaginazione, multi-livello: segmentazione + impaginazione, impaginazione a due livelli, tavola inversa.
Ruolo del sistema operativo nella traduzione degl'indirizzi.
Formato di un elemento nella tavola delle pagine.

Introduzione al concetto di cache e gerarchia della memoria come gerarchia di cache a piu' livelli.
Cache a indirizzamento diretto, associativo a piu' vie, completamento associativo.

TLB come cache delle traduzioni degl'indirizzi da virtuali a fisici.
Gestione dell'insuccesso nell'accesso a una TLB.
Organizzazione della TLB, e accesso in parallelo alla TLB e cache dei dati.
Memoria virtuale e impaginazione su richiesta.
Meccanismo dell'impaginazione su richiesta e gestione di una mancanza di pagina. Eccezioni trasparenti e precise.

Politiche di rimpiazzo della pagine: FIFO, MIN, LRU, casuale.
Anomalia di Belady.
Algoritmo dell'orologio e della seconda scelta.
Saturazione del sistema per il sovraccarico di accessi in memoria
("thrashing"). Insieme di lavoro.

Cenni ai dispositivi d'ingresso-uscita.
Il disco rigido: caratteristiche e prestazioni. Schedulazione delle richieste del disco.

Organizzazione degli archivi di documenti ("file systems"); nomi e strutture dati di memorizzazione e ricerca.

Bibliografia

Testi di riferimento
Attività Autore Titolo Casa editrice Anno ISBN Note
Teoria R.Katz, G.Borriello Contemporary logic design (Edizione 2) Pearson Education International 2005 0-13-127830-4 Consigliato
Teoria Y.N. Patt, S.J. Patel Introduction to Computing Systems (Edizione 2) McGrawHill 2004 978-0-07-246750-5 Laboratorio
Teoria Franco Fummi, Mariagiovanna Sami, Cristina Silvano Progettazione Digitale (Edizione 2) McGraw-Hill 2007 8838663521 Ufficiale
Teoria A. Silberschatz - P.B. Galvin - G. Gagne Sistemi Operativi. Concetti ed esempi. (Edizione 8) Pearson Paravia Bruno Mondadori 2009 978-88-7192-569-1 Ufficiale

Modalità d'esame

Modulo:
-------

Le competenze sono verificate con una prova scritta di teoria e una prova scritta e/o pratica di laboratorio; il voto della prima contribuisce per i 3/4 del voto finale e quello della seconda per 1/4.
L'esame deve essere completato (teoria+laboratorio) entro l'inizio dell'anno accademico successivo a quello in cui e' stato erogato il corso ed e' stata sostenuta con successo la prova di teoria o la prova di laboratorio (a seconda di quale delle due e' stata superata per prima).

Le/gli studentesse/studenti con disabilità o disturbi specifici di apprendimento (DSA), che intendano richiedere l'adattamento della prova d'esame, devono seguire le indicazioni riportate QUI

Materiale e documenti

Tipologia di Attività formativa D e F

Insegnamenti non ancora inseriti

Prospettive


Avvisi degli insegnamenti e del corso di studio

Per la comunità studentesca

Se sei già iscritta/o a un corso di studio, puoi consultare tutti gli avvisi relativi al tuo corso di studi nella tua area riservata MyUnivr.
In questo portale potrai visualizzare informazioni, risorse e servizi utili che riguardano la tua carriera universitaria (libretto online, gestione della carriera Esse3, corsi e-learning, email istituzionale, modulistica di segreteria, procedure amministrative, ecc.).
Entra in MyUnivr con le tue credenziali GIA: solo così potrai ricevere notifica di tutti gli avvisi dei tuoi docenti e della tua segreteria via mail e a breve anche tramite l'app Univr.

Prova Finale

Per gli scadenziari, gli adempimenti amministrativi e gli avvisi sulle sessioni di laurea, si rimanda al servizio Sessioni di laurea - Scienze e Ingegneria.

Alla prova finale sono riservati 3 crediti. L'esame di laurea consiste in un colloquio che può essere basato su un breve elaborato scritto, un esame orale, o un esame scritto. La forma e i contenuti dell'esame vengono concordati tra lo studente e il docente referente (relatore), il quale sarà anche membro della Commissione d'esame. Il colloquio può riguardare approfondimenti di argomenti non trattati durante la normale attività didattica, oppure può mettere in luce problematiche e metodologie affrontate durante un'attività di tirocinio. Su proposta del relatore la prova finale/elaborato può essere compilata e discussa in lingua straniera.
Il punteggio finale di Laurea è stabilito da una apposita Commissione di Laurea secondo le modalità indicate nel Regolamento di Ateneo, che esprime un giudizio finale in centodecimi con eventuale lode.
Il relatore dell'esame di laurea potrà essere un qualunque docente strutturato dell'Ateneo che soddisfa almeno uno dei seguenti requisiti: componente del Collegio Didattico del corso di laurea, oppure componente del Dipartimento di Informatica, oppure che insegna in un SSD presente nel piano del corso di laurea.
Il punteggio minimo per il superamento dell'esame finale è di 66/110. II voto di ammissione è determinato rapportando la media pesata sui CFU degli esami di profitto a 110 e successivamente arrotondando il risultato all'intero più vicino. A parità di distanza, si arrotonda all'intero superiore. Per media degli esami di profitto si intende la media ponderata sui crediti. E' previsto un incremento al massimo di 8/110 rispetto al voto di ammissione, di cui 4 punti riservati alla valutazione dell'esame di laurea da parte della commissione di esame composta da due docenti e 4 punti riservati alla valutazione del curriculum della/o studentessa/studente. La valutazione del curriculum avviene attraverso un calcolo basato sul seguente schema (che tiene conto in maniera positiva di eventuali lodi e periodi Erasmus ed in maniera negativa di eventuali anni fuori corso): se in corso: 3,5 + 0,2 * numero lodi; se fuori corso: 3,5 –0,5 * numero anni fuori corso + 0,1 * numero lodi; 1 punto ogni 3 mesi di Erasmus effettuato.
L'attribuzione della lode, nel caso di un incremento che porti ad una votazione che raggiunga o superi 110/110, è a discrezione della Commissione di Laurea nonché attribuita se il parere dei membri della commissione è unanime.  
 

Elenco delle proposte di tesi e stage

Stage Area di ricerca
Correlated mutations Argomenti vari

Modalità di frequenza

Come riportato nel Regolamento Didattico, la frequenza al corso di studio non è obbligatoria.
 


Gestione carriere


Area riservata studenti


Erasmus+ e altre esperienze all’estero