Il corso presenta le principali tecniche algoritmiche alla base delle metodologie di progettazione automatica di sistemi embedded.
Si analizzano le piu' importanti strutture dati per rappresentare e ottimizzare descrizioni di sistemi digitali, e si descrivono gli algoritmi utilizzati per la sintesi, verifica e collaudo di sistemi embedded.
Rappresentazioni di funzioni logiche, logica a piu' valori, diagrammi di decisione binaria, reti a piu' livelli, ottimizzazione di reti logiche rispetto ad area, tempo e consumo energetico. Macchine a stati e circuiti sequenziali, ottimizzazione micro-architetturale.
Definizione dei difetti, caratterizzazione dei difetti, modellazione dei guasti, simulazione dei guasti, modellazione degli errori, simulazione degli errori. Generazione delle sequenze di collaudo per circuiti combinatori e per circuiti sequenziali, circuiti autocollaudanti, tolleranza ai guasti, circuiti di tolleranza ai guasti.
Copertura delle asserzioni, identificazione di asserzioni vacue, generazione automatica di checker.
Prova scritta (ON/OFF) più elaborato relativo ad una delle tre tematiche.
Strada le Grazie 15
37134 Verona
Partita IVA
01541040232
Codice Fiscale
93009870234
© 2021 | Università degli studi di Verona | Credits