La prova finale del corso viene spostata a venerdì 31 ore 8:30 aula G per sovrapposizione con la prova di linguaggi.
La prova coprirà le parti del corso relative a:
- Platforms and Virtual Platforms
- Embedded Software
- Industry 4.0
Per questo motivo, rispetto alla prova intermedia, la domanda 3a, relativa alle diferenze tra SystemC e SystemVerilog, viene stralciata rientrando come argomento nella prova finale.